(19) Japanese Patent Office (JP)

(12) Publication of Patent Application (A)

- (11) Publication No.: 11183932 A
- (43) Date of publication: 09.07.99
- (22) Date of filing: 25.12.97

(54) [Title of the invention]

ACTIVE MATRIX TYPE LIQUID CRYSTAL DISPLAY DEVICE

Page 2, 1st column, Claims 1-4

[Claims]

[Claim 1] An active matrix type liquid display device comprising;

an array substrate having a plurality of gate lines arrayed in parallel on the insulated substrate, a plurality of signal lines arrayed onto the gate lines crossing to them, a plurality of pixel electrodes wherein each pixel electrode is installed on the area surrounded by the gate line and the signal line and is connected to the gate line and the signal line via switching element, a plurality of auxiliary capacity line installed on the insulated substrate detached electrically from the gate line and the signal line;

an opposite substrate having an opposite electrode and arrayed opposite to the array substrate:

a liquid composite sealed between the array substrate and the opposite substrate;

wherein each pixel electrode forms a first auxiliary capacity between the adjacent gate line and forms a second auxiliary capacity between the adjacent auxiliary capacity line.

- [Claim 2] The active matrix liquid display device according to claim 1, wherein each auxiliary capacity line has an extension part extending from the auxiliary line to the gap between the signal line and the pixel electrode.
- [Claim 3] The active matrix liquid display device according to claim 1 or 2, wherein the auxiliary capacity line is installed between the adjacent gate lines and extends parallel to the gate line.
- [Claim 4] The active matrix liquid display device according to claim 2, wherein the array substrate having the gate line, the signal line and the substrate installed overlapping to the switching element as overlapping to the gap between the pixel electrode, and the extension part of the auxiliary capacity is installed overlapping to the substrate.

PATENT ABSTRACTS OF JAPAN

(11) Publication number: 11183932 A

(43) Date of publication of application: 09.07.99

(51) Int. Cl	G02F 1/136			
(21) Application number: 09357347		(71) Applicant:	TOSHIBA CORP	
(22) Date of filing	: 25.12.97	(72) Inventor:	SHIBUSAWA MAKOTO	

(54) ACTIVE MATRIX TYPE LIQUID CRYSTAL DISPLAY DEVICE


(57) Abstract:

PROBLEM TO BE SOLVED: To provide an active matrix type liquid crystal display device with a high picture quality and a high numerical aperture by suppressing increase in a punch-through voltage, a time constant of scanning lines, and occurrence of reverse.

SOLUTION: A lot of scanning lines 34a, 34b and signal lines 32 formed on an insulating substrate and auxiliary capacity lines 35 extending in parallel to scanning lines are formed on an array substrate 20 of a liquid crystal display panel. In a region surrounded by the scanning lines and the signal lines, a picture element electrode 36 is formed and connected with the scanning lines and the signal lines via a TFT 38. A part of the picture element electrode is formed overlapping the scanning line 34b and composes a 1st auxiliary capacity Cs1. Moreover, the picture element electrode is formed overlapping the auxiliary capacity line electrically separated from the picture element electrode and the scanning line, and composes a 2nd auxiliary capacity Cs2

across the auxiliary capacity line.

COPYRIGHT: (C)1999,JPO



(19)日本国特許庁(JP)

G02F 1/136

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平11-183932

(43)公開日 平成11年(1999)7月9日

(51) Int.Cl.⁵

酸別記号 500 FΙ

G02F 1/136

500

審査請求 未請求 請求項の数4 OL (全 6 頁)

(21)出願番号

(22)出願日

特願平9-357347

平成9年(1997)12月25日

(71)出頭人 000003078

株式会社東芝

神奈川県川崎市幸区堀川町72番地

兵庫県姫路市余部区上余部50番地 株式会

社東芝姫路工場内


(74)代理人 弁理士 鈴江 武彦 (外6名)

(54) 【発明の名称】 アクテイプマトリクス型液晶表示装置

(57)【要約】

【課題】突き上げ電圧 Δ V r の増加、走査線の時定数増加、リバース発生を抑制し、高画質で開口率の高いアクティブマトリックス型液晶表示装置を提供することにある。

【解決手段】液晶表示パネルのアレイ基板20上には、 絶縁基板上に形成された多数の走査線34a、34b お よび信号線32と、走査線と平行に延びる補助容量線3 5と、が形成されている。走査線と信号線とで囲まれた 領域には、画素電極36が形成させ、TFT38を介し て走査線および信号線に接続されている。画素電極の一 部は、走査線34bに重ねて形成され第1補助容量Cs 1を構成している。また、画素電極は、画素電極および 走査線から電気的に分離された補助容量線に重ねて形成 され、この補助容量線との間で第2補助容量Cs2を構 成している。



10

【特許請求の範囲】

【請求項1】 絶縁基板上に設けられ互いに平行に延びた 多数の走査線と、上記走査線と交差して設けられた多数 の信号線と、それぞれ上記走査線と信号線とで囲まれる 領域に設けられスイッチング素子を介して上記走査線お よび信号線に接続された複数の画素電極と、上記走査線 および信号線から電気的に分離して上記絶縁基板上に設 けられた複数の補助容量線と、を有するアレイ基板と、 対向電極を有し上記アレイ基板と対向配置された対向基 板と、

1

上記アレイ基板と対向基板との間に封入された液晶組成 物と、を備え、

各画素電極は、、隣接する走査線との間で第1補助容量を 形成しているとともに、上記補助容量線との間で第2補 助容量を形成していることを特徴とするアクティブマト リクス型液晶表示装置。

【請求項2】上記各補助容量線は、上記補助容量線から 分岐して上記信号線と各画素電極との間隙部分に延出し た延出部を有していることを特徴とする請求項1に記載 のアクティブマトリクス型液晶表示装置

【請求項3】上記補助容量線は、それぞれ隣合う2本の 走査線間に設けられ、走査線と平行に延びていることを 特徴とする請求項1叉は2に記載のアクティブマトリク ス型液晶表示装置。

【請求項4】上記アレイ基板は、上記画素電極間の隙間を覆うように上記走査線、信号線、スイッチング素子に重ねて設けられたマトリクス状の絶縁層を有し、上記補助容量線の延出部は、上記絶縁層と重なって設けられていることを特徴とする請求項2に記載の液晶表示装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】この発明は、薄膜トランジスタ (以下、TFTと称する)を用いてTFTアレイ基板を構成したアクティブマトリクス型液晶表示装置に関する。

[0002]

【従来の技術】アクティブマトリクス型液晶表示装置は、クローストークのない高コントラスト比の表示が可能なため、大画面、高精細ディスプレイの開発および製品化が行われている。特に、アクティブマトリクス型液晶表示装置は、透明な絶縁基板上にTFTやMIMをスイッチング素子として設けた直視透過型のディスプレイへの展開が盛んであり、また、大面積基板への形成が容易であるなどの理由から、TFTの半導体層としてアモルフアスシリコン(aーSi)を用いるものが多い。

【0003】現在ではa-SiTFTを用いた対角10インチ級以上の直視透過型液晶表示装置が既に製品化され、さらに大画面、高精細化への開発が盛んになっている。同時に、高輝度化や低消費電力化をめざした高開口率デバイスの開発も盛んに行われている。

【0004】一般に、アクティブマトリクス型の液晶安示装置において、TFTアレイ基板には、多数の走流線が行方向に、多数の信号配線が列方向に形成され、走流配線と信号配線との各交点付近にTFTが配置されている。TFTのゲート電極は走査線に、ドレイン電極は信号配線にそれぞれ接続され、また、ソース電極は画楽電極に接続されている。画素電極の一部は、隣接する走査線上に重ねて形成され、補助容量(Cs)を形成している。

【0005】また、TFTアレイ基板は、透明な絶縁基板上にMoなどの金属からなるゲート電極と一体の走査線パターンが形成され、この走査線に重ねてSiOなどの絶縁物からなるゲート絶縁膜が形成されている。ゲート電極上には、a-Siなどの半導体からなる活性層、SiNなどの絶縁物からなるチャネル保護膜、不純物がドーピングされたa-Siなどの半導体からなるコンタクト層が形成され、TFTを構成している。

【0006】TFT部分以外のゲート絶縁膜上にはITOなどの透明導電膜からなる画素電極が形成されている。更に、Alなどの金属からなるドレイン電極と一体の信号配線パターンとソース電極とが形成され、ソース電極は画素電極と接続されている。そして、これらの上部の画素電極上を除いた領域には、SiNなどの絶縁物からなるパッシベーション膜が形成され、TFTアレイ基板を構成している。

【0007】一方、液晶表示装置の対向基板には、透明な絶縁基板上にCrなどの遮光性材料からなるブラックマトリクス(BM)パターンが形成され、その上部に赤、緑、青の着色層が形成され、更に、着色層の上部に30 ITOなどの透明導電膜からなる対向電極が形成されている。

【0008】そして、TFTアレイ基板と対向電極基板とを対向して貼り合わせ、その間隙に液晶組成物を封入することにより液晶表示装置が構成されている。このような構成の液晶表示装置の等価回路において、TFTのゲート電極は走査配線に、ドレイン電極は信号配線にそれぞれ接続されている。ソース電極は、対向電極に対して形成される液晶容量(Clc)と前段のゲート配線に対して形成される補助容量(Cs)とに接続されている。また、寄生容量として、ゲート・画素電極間容量(Cgs)、および信号配線・画素電極間容最(Cps)も存在している。

[0009]

【発明が解決しようとする課題】上記のように構成されたアクティブマトリクス型の液晶表示装置では、前段のゲート配線電位がオフレベルからオンレベルに切り替わる際、容量結合により次段の画素電極電位が変動する。この画素電位間の変動量(以下、突き上げ電圧と称する)(ΔVr)は、前段のゲート電位の変化量をΔVg50とすると、次式で表現される。

 $\Delta V r = \Delta V g \times C s / (C \mid c \cdot + C s + C g s + C p s) \cdot \cdot \cdot (1)$

このΔVrは、液晶層へのDC電圧印加成分となり、Δ Vrが大きくなるとフリッカや電圧透過率(V-T)特 性のシフトといった画質不良を招く。

【0010】一方、液晶表示装置では、画素電極以外か らの非変調光を遮るために、対向基板にブラックマトリ クス (BM) パターンを設けることが一般的である。こ のBMパターンと画素電極とは、TFTアレイ基板と対 向基板との合わせ精度を考慮して4~8μm程度重なる ように設計される。つまり、画素電極はBMパターンと 重なり合うため、開口率に寄与しない無効部分が画素電 極周囲に存在する。

【0011】そこで、このような無効部分を利用して補 助容量を形成するために、信号配線と画素電極との隙間 部分に走査線からの延在パターンを存在させ、延在パタ ーンと画素電極とを重ねて形成した液晶表示装置が提案 されている。このような液晶表示装置は、以下の2点に より開口率を向上することができる。・

【0012】一つは、走査線上で形成する補助容量を削 減でき、走査線幅を細くすることが可能となる。もう- 20 つは、延在パターンをTFTアレイ基板上に形成したB Mパターンとして利用し、延在パターンと画素電極との 重ね量を少なくすることができる。

【0013】しかしながら、このような構成の液晶表示 装置においても、等価回路は前述した液晶表示装置の等 価回路と同一であり、突き上げ電圧 (ΔVr) の問題が ある。また、走査線の負荷容量を変えないまま走査線の 幅を細くすることになるため、走査線の時定数が増加す る。走査線の増加は、TFTをオン、オフさせるゲート 電位波形を鈍らせ、TFTのオン時間減少やオフタイミ 30 ングの遅れを引き起こす。そして、TFTのオン時間の 減少はコントラスト比の低下、オフタイミングの遅れは 解像度の低下、といった画質不良となる。

【0014】更に、別の問題として、延在パターンと画 素電極との重なり部分の近傍にリバースが発生し易い領 域が生じる点が挙げられる。リバース幅は延在パターン と画素電極との電位差が小さいほど小さくなるが、延在 パターンは走査線と同電位であり、その電位設定の自由 度は低い。開口率を向上させるために延在パターンと画 素電極との重なりを小さくした場合に、リバースが延在 40 パターンと画素電極との重なり部分より開口内部に発生 し、画面のざらつきなどの画質不良を起こしやすい。

【0015】以上のような問題に対して、ΔVェに絡む 不具合を避けるためには、СSの量を減らせばよいが、 この場合、保持容量 (CIc+Cs) を減らすことにな り、アクティブマトリクス型液晶表示装置としての保持 性能を満足させることができなくなる。

【0016】配線容量の増加に絡む不具合を避けるため には走査線幅を広げ配線抵抗を下げる方法が有るが、こ の場合、開口率が低下してしまう。また、別の方法とし 50 示装置について詳細に説明する。図1に示すように、ア

て、走査線への給電を走査線の左右両端から行うことも できるが、この場合、走査線駆動用のドライバーIC数 が倍増しコストアップとなる。

【0017】リバースの問題に対しては延在パターンと 画素電板との重なり量を増せばよいが、開口率を低下さ せることになる。この発明は、以上の点に鑑みなされた もので、その目的は、走査線と画素電極との間で補助容 量を形成する場合に問題となる突き上げ電圧 Δ V r の増 加、走査線の時定数増加、リバース発生を抑制し、高画 質で開口率の高いアクティブマトリクス型液晶表示装置 を提供することにある。

[0018]

【課題を解決するための手段】上記目的を達成するた め、この発明に係るアクティブマトリクス型液晶表示装 **遺によれば、必要な補助容量を画素電極と走査線との間** で形成する分と、画素電極および走査線とは電気的に分 離された補助容量配線との間で形成する分と、に分割し て形成している。

【0019】この構成により、必要な補助容量の一部 を、走査線と、この走査線から電気的に分離された補助 容量配線と、に対して分割して形成できるため、突き上 げ電圧 (ΔVr) を全補助容量と独立に制御可能とな る。その結果、突き上げ電圧の低減が容易となり、フリ ッカやV-T特性のシフトが無いアクティブマトリクス 型液晶表示装置を提供することができる。

【0020】また、この発明に係るアクティブマトリク ス型液晶表示装置によれば、必要な補助容量を、画素電 極と走査線との間で形成する部分と、画素電極および走 査線から電気的に分離された補助容量配線との間で形成 する部分と、に分割して形成するととともに、補助容量 配線から分岐した延出部を信号配線と画素電極との間隙 部分に形成している。

【0021】上記構成によれば、上記液晶表示装置と同 様な突き上げ電圧(ΔVr)への効果に加えて、開口率 を向上させるために信号配線と画素電極との間隙部分に 延出部を形成した場合でも、走査線の負荷容量を増すこ とがないため、走査線の時定数増加を抑制することがで きる。また、走査線から電気的に分離された補助容量配 線の電位設定の自由度は高いため、延出部と画素電極と の重なりが小さい場合でも電位設定によるリバース抑制 が可能となる。

【0022】その結果、フリッカ、V-T特性のシフ ト、コントラスト比の低下、画面ざらつき等の画質低下 を低減し、開口率の高いアクティブマトリクス型液晶表 示装置を提供することができる。

[0023]

【発明の実施の形態】以下、図面を参照しながら、この 発明の実施の形態に係るアクティブマトリクス型液晶表 * れるn+型a-Si膜およびドレイン電極50を介して 信号線32に電気的に接続されている。このドレイン電 極50は、アルミニウム等により信号線32と一体に形 成されている。

クティブマトリクス型液晶表示装置10は、液晶表示パ ネル12、液晶表示パネルを駆動するための信号線駆動 回路基板 1 4、走瓷線駆動回路基板 1 6、各駆動回路基 板と液晶表示パネルとを電気的に接続した複数のテープ キャリアパッケージ (TCPと称する) 18を備えてい る。

【0030】また、各画素電極36は、膜厚1000オ ングストローム程度のITO等の透明導電膜をゲート絶 縁脱42上に成膜した後、フォトリソ工程により形成す る。この場合、画素電極36は、補助容量線35に重ね て、かつ、一部が上段の走査線34bに重なるように形 成する。これにより、画素電極36と走査線34bとの 間に第1補助容量Cs1、画素電極36と補助容量線3 5との間に第2補助容量Cs2をそれぞれ形成する。

【0024】図1および図3に示すように、液晶表示パ ネル12はアレイ基板20および対向基板22を備え、 これらの基板は、周縁部を図示しないシール剤によって 貼り合わせることにより、所定のギャップをおいて対向 10 配置されている。そして、アレイ基板20と対向基板2 2との間には、光変調層として液晶組成物 2 6 が封入さ れている。アレイ基板20および対向基板22の外表面 には、それぞれ偏光板28、30が、その偏光軸が直交 するように配置されている。

【0031】最後に、画素電極36間の隙間を覆うよう に信号線32、走査線34、TFT38に重ねて膜厚3 000オングストローム程度の窒化シリコン等からなる マトリクス状の保護絶縁膜54を形成する。保護絶縁膜 54は例えば窒化シリコン等により3000オングスト ローム厚程度に形成されている。

【0025】図2および図3に示すように、アレイ基板 20はガラスからなる透明な絶縁基板31を有し、この 絶縁基板上には、配線として多数の信号線32と走査線 34 (34 a、34 b)とがほぼ直交するようにマトリ 囲まれる領域には、それぞれ画素電極36が設けられ、 各画素電極は、スイッチング素子としての薄膜トランジ スタ(以下TFTと称する)38を介して、信号線32 と走査線34との交差部に接続されている。また、各画 素電極36の下方には補助容量配線35が形成され、走 査線34と平行に延びている。

【0032】一方、図3に示すように、対向基板22は クス状に設けられている。信号線32と走査線34とで 20 透明なガラスからなる透明な絶縁基板60を備え、この ガラス基板上には、クロム(Cr)の酸化膜からなる遮 光層 (BMパターン) 62 が形成されている。遮光層 6 2は、アレイ基板20上のTFT38、信号線32と画 素電極36との間隙、および走査線34と画素電極36 との間隙をそれぞれを遮光するように、マトリクス状に 形成されている。また、ガラス基板60上において、ア レイ基板20個の画素電板36と対向する位置には、赤 (R)、緑(G)、青(B)の着色層 6 4 が形成されて いる。そして、着色層64、および遮光層62上には、 ITO等の透明導電膜からなる対向電極68が形成され ている。

【0026】信号線32はアレイ基板20の長辺側に引 き出され、TCP18を介して信号線駆動回路基板15 に接続されている。また、走査線34はアレイ基板20 の短辺側に引き出され、TCP18を介して走査線駆動 30 回路16に接続されている。

> 【0033】上記のように構成されたアレイ基板20お よび対向基板22は、図示しないシール剤によって貼り 合わされ、これらの基板間に液晶組成物26を封入する ことにより、液晶表示パネル14が形成されている。

【0034】上記構成の液晶表示パネル14の等価回路

【0027】以下、アレイ基板20の構成を詳細に説明 する。図2および図3に示すように、まず、絶縁基板3 1上に例えば膜厚2000オングストローム程度のMo 金属膜を成膜した後、フォトリソ工程により、ゲート電 極40と一体の走査線34a、34b、および補助容量 配線35を形成する。

は、図4に示すように、TFT38のゲート電極40が 走査線34aに、ドレイン電極50が信号線32にそれ ぞれ接続されている。TFT38のソース電極48は、 液晶容量 (CIc) と、前段の走査線34b対して形成 される第1補助容畳(Сs1)と、走査線34から電気 的に分離された補助容量配線35に対して形成される第 2補助容量 (Cs2) と、にそれぞれ接続されている。 また、寄生容量として、ゲート・画素電極間容量(Cg s)と信号線・画素電極間容量(Cps)も同様に存在 している。

【0028】続いて、膜厚4000オングストローム程 度のSiO等の絶縁膜から成るゲート絶縁膜42を全面 に形成する。各TFT38は、ゲート電極40上におい て、ゲート絶縁膜42上にアモルファスシリコン膜から なる半導体膜43と、半導体膜43上に、走査線34a に自己整合されて成るチャネル保護膜44として窒化シ リコン膜とを有している。

> 【0035】上記のように構成された液晶表示装置の場 合、突き上げ電圧 ΔV r は次式で表現される。

【0029】そして、半導体膜43は、コンタクト層4 6として配置されたn+型a-Si膜およびソース電極 48を介して画素電極36に電気的に接続されている。 また、半導体膜43は、コンタクト層46として配置さ*

 $\Delta V r = \Delta V g \times C s 1 / (C \mid c + C s 1 + C s 2 + C g s + C p s)$

 $\cdot \cdot \cdot (2)$

上記 (2) 式において、分母項の内のCs1+Cs2が 必要となる全補助容量であることを考慮して従来の液晶 表示装置におけるΔVェの(1)式と比較すると、 本実施の形態の△Vr/従来の△Vr=Csl/(Cs 1 + C s 2)

となることが判る。つまり、突き上げ電圧ΔVェをСs 1/(Cs1+Cs2)だけ低減できる。その結果、本 実施の形態に係る液晶表示装置によれば、フリッカやV - T特性のシフトといった画質不良を抑制することがで

【0036】図5および図6は、この発明の他の実施の 形態に係る液晶表示装置の液晶表示パネルを示してい る。他の実施の形態によれば、各補助容量線35は、そ の長手方向両端部から信号線32と平行な方向に延出し た延出部39をそれぞれ有して形成されている。これら の延出部39は、信号線32と画素電極36との凹隙に 形成されているとともに、対向基板22個の遮光層62 と重なり合って無効部分となる領域に形成されている。 他の構成は前述し実施の形態と同一であり、同一部分に は同一の参照符号を付してその詳細な説明を省略する。 【0037】上記のように構成された液晶表示装置にお いて、補助容量線35に対して形成する補助容量は、延 出部39の有無で変化しないため、延出部を形成した場 合、補助容量線35の配線幅は、前述した実施の形態に おける補助容量線よりも細くなる。従って、補助容量線

【0038】しかしながら 補助容量線は、走査線と異 なり、全行共通に同一電位を印加すれば良いため容易に 両端給電が可能となる。つまり、走査線から電気的に分 30 クス型液晶表示装置を示す斜視図。 離された補助容量線35の時定数制限は、走査線34上 だけに補助容量Cs1を形成する場合に比較して緩和さ れる。そのため、補助容量線35に延出部39を形成す ることは、走査線からの延出部を形成するよりも容易と

の負荷容量が変わらないまま配線抵抗だけが大きくなる

ため、補助容量線の時定数は大きくなる。

【0039】また、補助容量線35の延出部39と画素 電極36とが重なった部分におけるリバースについて は、以下の理由により、補助容量線から延出部を分岐し た方が有利となる。すなわち、補助容量線35の電位 は、TFT38のスイッチング動作とは独立に設定でき 40 るため、画素電極36が取り得る電位の中間値程度に設 定すればよい。例えば、4V程度で液晶組成物26を駆 動する場合、画素電極電位のピークトウピーク値は8V であり、その中間に補助容量線電位を設定すれば補助容 量線から分岐した延出部39と画素電極36と間の電位 差は土4 Vとなる。

【0040】一方、走査線34の電位は、TFT38の スイッチング動作に応じて設定される。リバースに関し ては、走査線34のオフ電位設定が主に関係するため、 そのオフ電位は、画素電極電位の最低値より5V程度低 50 38…TFT

く設定される。従って、4 Vで液晶組成物 2 6 を駆動す る場合、走査線34から分岐した延出部と画素電極との 間の電位差は5~13Vになる。つまり、補助容量線3 5から延出部39を分岐した場合、走査線から延出部を 分岐する場合に比較して、電位差を1/3以下に低減で き、リバース抑制の効果がある。

【0041】以上のように、他の実施の形態に係る液晶 表示装置によれば、突き上げ電圧(ΔVェ)の問題を回 避した上で、リバースによる画面ざらつきなどの画質劣 10 化が無く、開口率の高いアクティブマトリクス型液晶表 示装置を提供できることができる。

[0042]

【発明の構成】以上詳述したように、この発明によれ ば、必要な補助容量を、画素電極と走査線との間で形成 する部分 (Cs1) と、画案電極および走査線とは電気 的に分離された補助容量線との間で形成する部分 (Cs 2) と、に分割して形成していることから、突き上げ電 圧(ΔVr)を全補助容量と独立に制御することが可能 となり、フリッカやV-T特性のシフトが無いアクティ ブマトリクス型液晶表示装置を提供することができる。 【0043】また、補助容量線から分岐した延出部を信 号線と画素電極との間隙部分に設けることにより、走査 線の時定数を増加させることが無く、また、延出部と画 **素電極との重なり部分に発生しやすいリバースを補助容** 量線の電位設定で抑制できるため、コントラスト比の低 下や画面ざらつきが無く、高い開口率を備えたアクティ ブマトリクス型液晶表示装置を提供することができる。

【図面の簡単な説明】

【図1】この発明の実施の形態に係るアクティブマトリ

【図2】上記液晶表示装置のアレイ基板の一部を概略的 に示す平面図。

【図3】図2の線A-Aに沿った断面図。

【図4】上記液晶表示パネルにおける1画素の等価回路

【図5】この発明の他の実施の形態に係るアクティブマ トリクス型液晶表示装置のアレイ基板の一部を概略的に 示す平面図。

【図6】図5の線B-Bに沿った断面図。

【符号の説明】

10…液晶表示装置

12…液晶表示パネル

20…アレイ基板

22…対向基板

26…液晶組成物

3 2 … 信号線

34、34a、34b…走査線

3 5 …補助容量線

36…画素電極

10

3 9 …延出部

5 4 …保護絶縁層

56…当接領域

58…凹所

* C s 1、 C s 2 …補助容量


6 2…遮光層

6 4 … 岩色層


* 68…対向電極




【図4】




【図2】



【図3】



【図6】



[図5]

